

# Manual

# Sistemas Digitais



 **Newton**

Quem se prepara, não para.



## **Sistemas Digitais**

### **Elaboração/ Revisão:**

Paulo César do Nascimento  
Eduardo Augusto Oliveira  
José Alípio dos Santos Filho  
Wellington Damascena Dutra

### **Organização:**

Dário Ferreira do Nascimento  
Flavia Rodrigues de Abreu

## Conteúdo

|                                                      |    |
|------------------------------------------------------|----|
| PRATICA Nº 1 – FUNCOES LOGICAS BASICAS.....          | 5  |
| PRATICA Nº 2 – ALGEBRA DE BOOLE E DE MORGAN .....    | 9  |
| PRATICA Nº 3 - EQUIVALÊNCIA DE BLOCOS LÓGICOS .....  | 11 |
| PRATICA Nº 4 – MAPA DE <i>KARNAUGH</i> .....         | 13 |
| PRATICA Nº 5 – CIRCUITOS ARITMÉTICOS .....           | 14 |
| PRATICA Nº 6 – MULTIPLEXADOR E DEMULTIPLEXADOR ..... | 16 |
| PRATICA Nº 7 - FLIP FLOPS .....                      | 19 |
| PRATICA Nº 8 - CONVERSORES: D/A E A/D .....          | 33 |
| PRATICA Nº 9 - MEMÓRIA SRAM E EEPROM .....           | 48 |

## **1. Normas de Funcionamento dos Laboratórios:**

Os laboratórios da Faculdade de Engenharia do Centro Universitário Newton Paiva caracterizam-se por sua natureza didático-pedagógica, servindo de complemento aos usuários, na busca pela informação e pelo conhecimento científico. A finalidade desses laboratórios é atender aos alunos dos cursos de Engenharia, oferecendo-lhes infraestrutura e suporte necessário ao desenvolvimento de atividades relacionadas às diferentes disciplinas. Prezando sempre pela segurança, zelo pela instituição segue algumas normas que devem ser sempre seguidas:

- Não é permitido, comer, beber, brincar ou correr no laboratório;
- Não é permitido, provar, inalar ou tocar diretamente em produtos químicos;
- Cuidado com os equipamentos em atividade, respeite a área restrita (faixa de segurança amarela);
- Atenção, não use ou opere equipamentos sem antes ter sido autorizado. Antes de ligá-lo verifique a tensão;
- O uso de equipamentos de proteção individual é obrigatório;
- As atividades laboratoriais devem ser realizadas sempre com supervisão autorizada;
- Após a conclusão das atividades laboratoriais, os equipamento e materiais utilizados devem ser deixados limpos.

## **Compete aos professores, estudantes e demais usuários dos Laboratórios:**


- Cumprir e fazer cumprir o presente regulamento das normas;
- Zelar para que o ambiente do laboratório seja adequado à pesquisa e ao trabalho;
- Zelar pela conservação dos equipamentos, comunicando a coordenação caso haja algum defeito.
- Respeitar os horários de início e término das aulas práticas;

## 2.0 Práticas de Laboratório de Sistemas Digitais

### PRATICA Nº 1 – FUNCOES LOGICAS BASICAS


**OBJETIVO:** Estudar as portas lógicas AND, OR, NOT, NAND e NOR

- 1- Preencha a tabela verdade e faça a montagem do circuito representando a porta





| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

- 2- Preencha a tabela verdade e faça a montagem do circuito representando a porta lógica OR



| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

- 3- Preencha a tabela verdade e faça a montagem do circuito representando a porta lógica NOT





| Chave A | Led | Chave A | Led |
|---------|-----|---------|-----|
| 0       |     | 0       |     |
| 1       |     | 1       |     |

circuito 1



circuito 2

4- Preencha a tabela verdade e faça a montagem do circuito representando a porta lógica NAND




| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

5- Preencha a tabela verdade e faça a montagem do circuito representando a porta lógica NOR




| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

6- Monte o circuito no kit digital e complete a sua T.V:



| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

7- Complete as ligações do circuito **XNOR** no desenho abaixo e faça a montagem no kit digital:



| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

## PRATICA Nº 2 – ALGEBRA DE BOOLE E DE MORGAN

**OBJETIVO:** Aprender como simplificar expressões lógicas utilizando os postulados da Álgebra de *Boole* e os teoremas de *De Morgan*

- 1- Utilizando A PLACA 1111A ou os CI's 7408, 7432 e 7404, escrever a tabela verdade, a expressão de saída e montar os circuitos para cada Postulado da Adição e da Multiplicação


*Postulados da Adição:*

$$A + 0 = 0$$

$$A + 1 = A$$

$$A + A = A$$

$$A + \bar{A} = 1$$




*Postulados da Multiplicação:*

$$a) A \cdot 0 = 0$$

$$b) A \cdot 1 = A$$


$$c) A \cdot A = A$$

$$A \cdot \bar{A} = 0$$




- 2- Utilizando A PLACA 1111A ou os CI's 7408, 7432 e 7404, montar a tabela verdade, a expressão de saída e montar os circuitos que verificam a validade dos teoremas de *DE MORGAN*

a) O complemento do produto é igual a soma dos complemento:  $\overline{A \cdot B} = \bar{A} + \bar{B}$



b) O complemento da soma é igual ao produto dos complementos:  $\overline{A + B} = \bar{A} \cdot \bar{B}$



1- Simplifique as expressões abaixo utilizando a álgebra booleana e os teoremas de De Morgan:

a)  $S = \bar{A}\bar{B} + \bar{A}B$

b)  $S = \bar{A}\bar{B} + \bar{A}B + A\bar{B}$

c)  $S = A\bar{B} + AB + \bar{A}B$


d)  $S = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B}\bar{C} + AB\bar{C} + \bar{A}B\bar{C}$

e)  $S = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + AB\bar{C} + ABC$

2) Desenhe o circuito correspondente à equação *booleana*

$$S = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC + A\bar{B}\bar{C}$$

3) Dado o desenho do circuito abaixo, complete a sua T.V., escreva a sua equação booleana e simplifique-a :




| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |

## PRATICA Nº 3 - EQUIVALÊNCIA DE BLOCOS LÓGICOS


**OBJETIVO:** Estudar a equivalência dos blocos lógicos: AND, OR, NAND e NOR

1 - Utilizando A PLACA 1111A ou os CI's 7408, 7432 e 7404, mostre a equivalência entre os blocos lógicos e preencha a tabela verdade

a) Circuito Inversor: a partir de Portas NAND




| Chave A | Led |
|---------|-----|
| 0       |     |
| 1       |     |




Usando apenas portas NAND  
 $\overline{A \cdot A} = \overline{A}$

b) Circuito AND: a partir de Portas NAND






| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |




Usando apenas portas NAND  
 $\overline{\overline{A \cdot B}} = A \cdot B$

c) Circuito OR: a partir de Portas NAND



| Chave A | Chave B | Led |
|---------|---------|-----|
| 0       | 0       |     |
| 0       | 1       |     |
| 1       | 0       |     |
| 1       | 1       |     |



Usando apenas portas NAND

$$A + B = \overline{\overline{A} \cdot \overline{B}} = \overline{\overline{A} \cdot \overline{B}}$$

## PRÁTICA Nº 4 – MAPA DE KARNAUGH

**Objetivo:** Simplificar expressões lógicas através do método gráfico do Mapa de Karnaugh

1) Simplifique as expressões abaixo empregando o mapa de *Karnaugh*:


a)  $S = \overline{A}\overline{B} + \overline{A}B + A\overline{B}$

b)  $S = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + A\overline{B}\overline{C} + A\overline{B}C + \overline{A}B\overline{C}$

c)  $S = f[\sum m(0,1,2,4,5,6,7)]$


d)  $S = f[\sum m(0,1,2,4,5,7,8,9,10,11,12,13,14,15)]$

2- Dado o circuito lógico a seguir:



Escreva a sua equação, simplifique-o, pelo método do mapa de *Karnaugh* e desenhe o circuito lógico após a simplificação.

3) Um determinado circuito tem as seguintes formas de onda:




Construa sua T.V., simplifique-o utilizando o mapa de *Karnaugh* e desenhe o circuito lógico simplificado.

## PRATICA Nº 5 – CIRCUITOS ARITMÉTICOS

**OBJETIVO:** Projetar circuitos aritméticos somadores e subtratores

Considerando o circuito abaixo:

a) Implemente o circuito e coloque em paralelo o bloco HA (*Half-adder* ).




b) Complete a seguinte tabela-verdade baseado no circuito anterior

| Chave A | Chave B | Led 1 | Led 2 |
|---------|---------|-------|-------|
| 0       | 0       |       |       |
| 0       | 1       |       |       |
| 1       | 0       |       |       |
| 1       | 1       |       |       |

c) Escreva as equações booleanas representativa das saídas 1 e 2:

Led 1 \_\_\_\_\_ Led 2 \_\_\_\_\_

Dado o circuito abaixo: Implemente o circuito e coloque em paralelo o bloco FA (*Full-adder* ).



d) Complete a seguinte tabela-verdade baseado no circuito anterior:

e) Escreva as equações booleanas representativa das saídas 1 e 2:

Led 1 \_\_\_\_\_ Led 2 \_\_\_\_\_

3) Projete um circuito combinacional que efetue a subtração de dois números binários de um bit cada (meio-subtrator ) e verifique seu funcionamento através de simulação.

4) Projete um circuito somador completo (*full-adder* ) a partir de circuitos meios somadores (*half-adder* ).

4) Projete um circuito subtrator completo.

## PRATICA Nº 6 – MULTIPLEXADOR e DEMULTIPLEXADOR

**OBJETIVO:** Verificar experimentalmente o funcionamento dos circuitos MUX e DEMUX

1- Utilizar o CI 4051 da placa 1115A como Multiplexador, e:

- Alimentar o CI com 5 Vdd + e Vss-
- Ligar os pinos A, B, C, INC, em cada uma das chaves lógicas.
- Conectar os terminais de 0 a 7, cada um a uma chave lógica.
- Ligar a saída I/O (pino 3) a um LED de saída

Através das chaves lógicas, inserir os níveis correspondentes a tabela abaixo:

|   |   |   |   |   |   |   |   |
|---|---|---|---|---|---|---|---|
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 |

Colocar o pino INC em nível lógico 0 (pois se este estiver em nível lógico 1, bloqueará a saída), mudando apenas o pinos A, B, C e preencher a tabela a seguir:

| C | B | A | z |
|---|---|---|---|
| 0 | 0 | 0 |   |
| 0 | 0 | 1 |   |
| 0 | 1 | 0 |   |
| 0 | 1 | 1 |   |
| 1 | 0 | 0 |   |
| 1 | 0 | 1 |   |
| 1 | 1 | 0 |   |
| 1 | 1 | 1 |   |

Após a montagem responder as seguintes perguntas:

2. Que conclusão podemos tirar após ter preenchido esta tabela?

3. Mantendo os pinos de entrada (0..7) no mesmo estado do exercício 1, preencha a tabela abaixo. Essa tabela segue o mesmo procedimento anterior, porém devemos deixar o pino inc em nível lógico 1.

| C | B | A | z |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |

4. Que conclusão podemos chegar após preenchida esta tabela?

5. Quantos pinos de seleção teríamos em um multiplex de 2 entradas? Qual seria a lógica?


6. Quais os passos a serem seguidos, utilizando o CI 4051 como multiplexador, para termos o canal 6 habilitado na saída?

## 2 – MULTIPLEXADOR/DEMULTIPLEXADOR

1. Montar o circuito MUX/DEMUX da placa 1115A usando o CI 4051, e:

- Conectar o pino Vdd dos dois CIs (4051 MUX e DEMUX) ao + 5Vdc e conectar o pino Vss ao terra de ambos.
- Ligar os pinos (A, B, C, INC) de ambos os CIs cada um a uma chave lógica.
- Fazer um entre os pinos 3 dos dois circuitos.

- Ligar nas entradas 0, 1, 2 do circuito MUX as frequências 1Hz, 10Hz, 100Hz, respectivamente. (Esses sinais estão disponíveis abaixo das chaves lógicas).
- Ligar a saída do DEMUX (pinos 0,1, 2) nos LEDs de saída para visualização.



Após montagem responder as seguintes perguntas:

2. Colocar as entradas A, B, C de ambos os CIs em sinais iguais a 0 e deixando o pino INC de ambos em nível lógico 1, o que haverá na saída?
3. Colocar ainda os pinos A, B, C em nível 0 e agora também os pinos INC em nível 0, o que aparecerá nos LEDs de saída?
4. Como habilitar a saída do canal 0 do DEMUX a frequência de 10Hz?
5. E para a frequência de 100Hz na saída 1 do DEMUX?

## PRATICA Nº 7 - Flip Flops

### 1. Objetivos

Verificar experimentalmente o funcionamento dos Flip-flops.


### 2. Introdução Teórica

Junto com o conceito do que são Flip-Flops, temos que também ter em mente o conceito de lógica seqüencial. De maneira simples, porém clara, circuitos seqüências são aqueles que tem as saídas dependentes das variáveis de entrada e/ou de seus estados anteriores que permanecem armazenados e que operam sob o comando de uma seqüência de pulsos (clocks). Voltando aos Flip-Flops, temos em seu circuito suas variáveis de entrada, uma entrada para o clock e duas saídas, normalmente denominadas com Q e Q'.


Quando falamos de clocks e circuitos seqüências, temos que entender apenas um conceito muito simples, que as saídas se alteram de acordo com a entrada apenas quando damos um pulso no clock. Como você já pode notar os Flip-Flops são circuitos seqüências lógicos desenvolvidos para inúmeras aplicações, como por exemplo o controle de alguma produção industrial, onde temos varias entradas que devem funcionar de acordo com um determinada lógica para que a produção possa ser otimizada e nunca parar. Com isso em mente, podemos ver os tipos de Flip-Flops

#### 2.1 Tipo RS Básico

Consiste no tipo mais básico de Flip-Flop, onde temos as duas saídas Q e Q' e suas variáveis de entrada são um Set e um Reset, onde o Set seleciona o nível lógico 1 na saída do circuito (Q) e o Reset que seleciona o nível lógico 0 na saída (Q'). Abaixo temos seu circuito equivalente. Adote Qa como a entrada atual do circuito



A)



B)


| S | R | Qf |
|---|---|----|
| 0 | 0 | Qa |
| 0 | 1 | 0  |
| 1 | 0 | 1  |
| 1 | 1 | X  |

C)

**RS Básico** - A) Circuito, B) Representação e C) Tabela Verdade.

## 2.2 Tipo RS com Entrada Clock

Partindo da mesma lógica do tipo de Flip-Flop RS Básico, a única alteração em sua composição é a entrada de um clock, que é a peça fundamental para o circuito, pois quando ativo ele altera a saída de acordo com as variáveis de entrada. Abaixo segue o circuito equivalente. Aqui temos também que adaptar a tabela verdade de acordo com as novas especificações:




**RS com Clock** - A) Circuito, B) Representação e C) Tabela Verdade.

Porém, aqui temos a entrada do clock, que quando possui nível lógico 1 permite o funcionamento do RS Básico em si e quando ele apresenta nível lógico 0 ele apresenta na saída o último estado das entradas.

## 2.3 Tipo JK

O funcionamento do JK nada mais é que um Flip-Flop RS realimentado, conforme ilustração abaixo:



**JK** - A) Circuito e B) Tabela Verdade.

## 2.4 Tipo JK com Preset e Clear


Aqui temos a entrada de duas novas variáveis, o Preset e Clear, que determinam o funcionamento do Flip-Flop. Onde o Preset seleciona o nível lógico 1 na saída, independente do que está nas entradas, assim como o Clear seleciona o nível lógico 0 na saída independente do que está nas entradas. Abaixo segue a tabela de como funciona o esquema Preset e Clear.

| CLR | PR | Qf                   |
|-----|----|----------------------|
| 0   | 0  | não permitido        |
| 0   | 1  | 0                    |
| 1   | 0  | 1                    |
| 1   | 1  | funcionamento normal |

### JK com Preset e Clear.

Uma importante observação é o uso de portas inversoras antes das entradas Preset e Clear e por isso tivemos os resultados obtidos acima.

Podemos então concluir que quando as entradas Preset e Clear forem iguais a 1, o Flip-Flop apresentará as mesmas características de um Flip-Flop tipo JK. Aqui temos o circuito equivalente:




JK com Preset e Clear - Circuito

Equivalente.

## 2.5 Tipo JK Mestre-Escravo


Este tipo de Flip-Flop foi desenvolvido para resolver um problema característico do Flip-Flop tipo JK, que é a alteração das entradas enquanto o sinal do clock for 1, alterando as saídas até que o clock seja 0. Visando corrigir este erro foi desenvolvido um circuito que conforme é dado o pulso no clock suas entradas são bloqueadas, e a saída só é fornecida quando o pulso deste clock é 0. Abaixo segue o esquema do circuito em questão.



**JK Mestre-Escravo** - Esquema do Circuito.

## 2.6 Tipo T

Este Flip-Flop é obtido a partir de um Flip-Flop JK Mestre-Escravo, onde temos as entradas J e K curto-circuitadas, assim o circuito só pode assumir dois estados lógicos, conforme ilustração a seguir:




**Tipo T** - Esquema do Circuito.

Este Flip-Flop é utilizado como célula principal dos contadores assíncronos, além de serem divisores de frequências.

## 2.7 Tipo D

Muito parecido com o Flip-Flop tipo T, este apresenta a semelhança de curto-circuitar as entradas, porém ao invés disso, temos a presença de uma porta inversora entre as duas entradas, como mostrado o exemplo de circuito abaixo:




**Tipo D** - Esquema do Circuito.

Agora podemos ver facilmente o funcionamento do Flip-Flop tipo D, utilizado principalmente como registradores de deslocamento, devido a sua capacidade de armazenar dados.

### 3. Flip-Flop - RS Básico

1. Teste o seguinte Flip-Flop tipo RS completando sua tabela, como não temos o Flip-Flop RS na placa, monte seu circuito equivalente utilizando portas lógicas:



Utilize o abaixo como base para a montagem do circuito observando que as saídas Q e Q' devem ser ligados aos leds indicadores, enquanto as entradas R e S ligadas nas chaves que forneçam nível lógico 0 e 1.



2. Partindo do exemplo anterior, explique o primeiro valor da tabela e o último valor encontrado em sua saída.

R: \_\_\_\_\_

\_\_\_\_\_

\_\_\_\_\_


\_\_\_\_\_

\_\_\_\_\_

\_\_\_\_\_

### **Flip-Flop - Tipo D**

1. Complete a tabela com todas as possíveis combinações de entrada de dados do Flip-Flop Tipo D, sem enviar pulsos para o clock, verificando sua saída. Explique o que aconteceu.



OBS: Perceba que os pinos **S** e **R** estão juntos com Vss. Isto é necessário para obter o funcionamento normal pois esses pinos são o Preset e o Clear vistos na teoria.


| D | Qf | Qf' |
|---|----|-----|
| 0 |    |     |
| 1 |    |     |

R: \_\_\_\_\_


2. Agora repita o exercício acima, mas agora utilizando o clock e o atualizando sempre que mudar a entrada.

| D | Qf | Qf' |
|---|----|-----|
| 0 |    |     |
| 1 |    |     |

3. Monte o seguinte circuito e verifique sua saída. Comente o seu funcionamento após cada pulso no clock.



Circuito.



Layout sugerido para montagem.

R: \_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_

4. Teste agora o funcionamento alternando os valores dos Set e Reset, verificando como se comporta a saída do Flip-Flop.

R:

5. Com base no seu conhecimento teórico e prático, explique os resultados encontrados no item anterior e a função do Set (preset) e Reset (clear).

R:

---

---

---


---

---


---

### Flip-Flop - JK

1. Utilizando o esquema sugerido abaixo, preencha a tabela verdade. Note que é necessário simular o pulso de clock através da chave para visualizarmos a saída.



OBS: Os pinos Preset e Clear se encontram em nível lógico 0 para o funcionamento normal do Flip-Flop.



Em relação a última combinação da tabela verdade, quando as entradas J e K forem 1, e modificarmos os pulsos de clock repetitivamente, o que se pode notar em relação as saídas Q e Q', qual a principal diferença em relação ao Flip-Flop Tipo RS?

R:

3. Teste agora o funcionamento alternando os valores dos Set (S preset) e Reset (R clear), verificando como se comporta a saída do Flip-Flop e comente o seu funcionamento.

R:

4. Elabore um contador de pulso utilizando 4 Flip-Flops JK, no qual sua saída deve apresentar o código BCD 8421, visualizando nos leds, simule o clock inicialmente nas chaves.

R:

5. Agora insira um sinal de clock de 1Hz , no primeiro Flip-Flop, e comente o que acontece com os valores na saída.

R:

6. Descreva os passos a serem efetuados para se obter um contador de 0 a 5.

R:

## **PRATICA Nº 8 - CONVERSORES: D/A e A/D**

### **1. Objetivos**

Verificar experimentalmente o funcionamento dos Conversores D/A e A/D.

### **2. Experiência 01: Conversor Digital/Analógico (D/A) com Resistor Ponderado**

#### **2.1. Objetivos**

1. Verificar experimentalmente o funcionamento de um conversor D/A com resistores ponderados
2. Medir a tensão de saída para varias combinações de entrada.
3. Observar a forma de onda de saída quando a entrada é alimentada por um contador.

#### **2.2. Material Usado**

- 1 Multímetro digital
- 1 Multímetro analógico
- 1 Maleta
- Cabos de conexão diversos

#### **2.3. Introdução Teórica**

Um circuito que converte uma informação de digital para analógico é chamado de conversor de digital para análogo (D/A) e é obtido a partir de um circuito somador com amplificador operacional. A figura mostra o conversor D/A mais simples, chamado de conversor do resistor de peso pois o valor de cada resistor é ponderador determinando, pelo seu valor, o peso na palavra binária. O resistor de menor valor tem maior peso, representando o MSB (Bit Mais Significativo) enquanto o resistor de maior valor está na entrada que corresponde ao LSB (Bit Menos Significativo).




Figura 1: Conversor D/A com resistor ponderado de 4 bits

Exemplo de Cálculo da Tensão de Saída:

$$V_s = - R_F \cdot [(V_{R4}/8R) + (V_{R3}/4R) + (V_{R2}/2R) + (V_{R1}/R)]$$

Observe que o conversor da figura 1 tem 4 bits, existindo portanto 16 combinações para as entradas, 0000 a 1111, as quais correspondem a 16 valores de tensões na saída que vão de 0V a -7,5 (para obter valor positivo basta aplicar essa tensão em um inversor de ganho -1). O passo ou degrau determina a precisão do conversor e depende do valor da resistência de realimentação, sendo igual a 0,5V (em módulo) no caso da figura 1.

figura 2 mostra um conversor com 6 bits, portanto 64 combinações para as entradas, e com um degrau de 125mV.





Figura 2: Conversor D/A com resistor ponderado de 6 bits

A figura 3 mostra o mesmo circuito da figura 1 com as entradas alimentadas a partir de um contador hexadecimal e a forma de onda na saída.






Figura 3: Conversor D/A de 4 bits ( a ) circuito ( b ) formas de onda na saída e clock

## 2.4. Procedimento Experimental

1. Monte o circuito da figura 4.




Figura 4: Conversor D/A com resistores ponderados – circuito experimental

2. Ajuste o potenciômetro em 8K e ligue-o no circuito da figura 4.

3. Meça o valor da resistência entre os bornes 1k e 1h, entre 1m e 1h, entre 1n e 1h e entre 1o e 1h e anote.

1R= \_\_\_\_\_

2R= \_\_\_\_\_

4R= \_\_\_\_\_

8R= \_\_\_\_\_

4. Calcule a tensão na saída do circuito para cada uma das 16 combinações das entradas e anote na tabela I. Considere o resistor de realimentação igual a 8K e o nível lógico “1” 5V.

Tabela I: calculando e medindo a tensão na saída do conversor D/A com resistores ponderados

| D3 | D2 | D1 | D0 | Vs | Vs |
|----|----|----|----|----|----|
| 0  | 0  | 0  | 0  |    |    |
| 0  | 0  | 0  | 1  |    |    |
| 0  | 0  | 1  | 0  |    |    |
| 0  | 0  | 1  | 1  |    |    |
| 0  | 1  | 0  | 0  |    |    |
| 0  | 1  | 0  | 1  |    |    |
| 0  | 1  | 1  | 0  |    |    |
| 0  | 1  | 1  | 1  |    |    |
| 1  | 0  | 0  | 0  |    |    |
| 1  | 0  | 0  | 1  |    |    |
| 1  | 0  | 1  | 0  |    |    |
| 1  | 0  | 1  | 1  |    |    |
| 1  | 1  | 0  | 0  |    |    |
| 1  | 1  | 0  | 1  |    |    |
| 1  | 1  | 1  | 0  |    |    |
| 1  | 1  | 1  | 1  |    |    |

5. Qual o valor de grau em módulo ? R:

6. Reajuste o potenciômetro em 10K e repita o item 4. O que muda? R:

Tabela II: calculando e medindo a tensão na saída do conversor D/A com resistores ponderados

| D3 | D2 | D1 | D0 | Vs | Vs |
|----|----|----|----|----|----|
| 0  | 0  | 0  | 0  |    |    |
| 0  | 0  | 0  | 1  |    |    |
| 0  | 0  | 1  | 0  |    |    |
| 0  | 0  | 1  | 1  |    |    |
| 0  | 1  | 0  | 0  |    |    |
| 0  | 1  | 0  | 1  |    |    |
| 0  | 1  | 1  | 0  |    |    |
| 0  | 1  | 1  | 1  |    |    |
| 1  | 0  | 0  | 0  |    |    |
| 1  | 0  | 0  | 1  |    |    |
| 1  | 0  | 1  | 0  |    |    |
| 1  | 0  | 1  | 1  |    |    |

|   |   |   |   |  |  |
|---|---|---|---|--|--|
| 1 | 1 | 0 | 0 |  |  |
| 1 | 1 | 0 | 1 |  |  |
| 1 | 1 | 1 | 0 |  |  |
| 1 | 1 | 1 | 1 |  |  |

7. Qual o novo degrau? R:

8. Escreva as suas conclusões baseado nas medidas efetuadas.

### 3. Experiência 02: Conversor Digital/Analógico (D/A) com Rede R/2R

#### 3.1. Objetivos

1. Verificar experimentalmente o funcionamento de um conversor D/A com resistores ponderados
2. Medir a tensão de saída para várias combinações de entrada.

#### 3.2. Material Usado

1 Multímetro digital  
 1 Multímetro analógico  
 1 Maleta  
 Cabos de conexão diversos

#### 3.3. Introdução Teórica

Outro circuito conversor D/A é o conversor R/2R, que usa somente dois valores de resistência, R e 2R. Neste circuito, ao contrário do circuito anterior, no qual todos os resistores são diferentes, o que pode levar a perda de precisão, pois como os valores são diferentes e

dependendo do número de bits, a relação entre o maior e o menor pode resultar em valores de resistência excessivamente elevados, o que pode ocasionar valores efetivos muito diferentes dos valores nominais. No caso do conversor com rede R/2R apesar de ter o dobro de valores, são apenas dois valores.




Figura 1: Conversor D/A com rede R/2R

Quando todas as chaves de entrada estiverem em Nível Lógico 0, a tensão de saída será 0V e quando inserirmos Nível Lógico 1 na entrada D (1000) a Tensão de Saída ( $V_s$ ) apresentará uma tensão igual a  $1/3$  da tensão correspondente ao nível lógico e dessa forma, se a tensão de Nível Lógico for, por exemplo, 24V,  $V_s$  será de 8V e se agora inserirmos Nível Lógico 1 na entrada C (0100)  $V_s$  será  $1/6$  da Tensão de Entrada, ou seja 4V. Tornando B Nível Lógico 1 (0010),  $V_s$  será  $1/12$  da Tensão de Entrada, ou seja,  $V_s$  será de 2V e fazendo a entrada A Nível Lógico 1 (0001),  $V_s$  será  $1/24$  da Tensão da Entrada, ou seja,  $V_s = 1V$ .

O Amplificador Operacional também pode ser utilizado em conjunto com a Rede R-2R, conforme diagrama a seguir:




Figura 2: Conversor D/A com rede R/2R e com Amplificador Operacional

Assim temos um ganho na saída  $V_s$  dado pela relação  $3R/2R = 1,5$  procedemos de maneira análoga ao circuito explicado sobre a rede R - 2R , porém levaremos em conta o ganho e a inversão da tensão, pois acrescentamos um amplificador operacional.

### 3.4. Procedimento Experimental

1. Monte o circuito da figura 1, ligando as entradas nas 4 entradas inferiores do gerador de nível lógico.




Figura 3: Conversor D/A com rede R/2R – circuito experimental

2. Para cada uma das combinações da entrada do circuito da tabela I calcule o valor da saída e indique o resultado na tabela I.

Tabela I: calculando e medindo a tensão na saída do conversor D/A com rede R/2R

| D3 | D2 | D1 | D0 | Vs (calculado) | Vs (medido) |
|----|----|----|----|----------------|-------------|
| 0  | 0  | 0  | 0  |                |             |
| 0  | 0  | 0  | 1  |                |             |
| 0  | 0  | 1  | 0  |                |             |
| 0  | 0  | 1  | 1  |                |             |
| 0  | 1  | 0  | 0  |                |             |
| 0  | 1  | 0  | 1  |                |             |
| 0  | 1  | 1  | 0  |                |             |
| 0  | 1  | 1  | 1  |                |             |
| 1  | 0  | 0  | 0  |                |             |
| 1  | 0  | 0  | 1  |                |             |
| 1  | 0  | 1  | 0  |                |             |
| 1  | 0  | 1  | 1  |                |             |
| 1  | 1  | 0  | 0  |                |             |
| 1  | 1  | 0  | 1  |                |             |
| 1  | 1  | 1  | 0  |                |             |
| 1  | 1  | 1  | 1  |                |             |

3. Qual o valor degrau em módulo ? R:

4. Escreva as suas conclusões baseado nas medidas efetuadas.

#### **4. Experiência 03: Conversor Analógico/Digital/ (A/D) com CI ADC0804**

##### **4.1. Objetivos**

1. Verificar experimentalmente o funcionamento de um conversor A/D com CI ADC0804
2. Observar a saída digital quando a entrada analógica variar entre dois limites.

##### **4.2. Material Usado**

1 Multímetro digital

1 Multímetro analógico

1 Maleta

Cabos de conexão diversos

##### **4.3. Introdução Teórica**

Um circuito A/D irá executar uma operação inversa à realizada por um conversor D/A, isto é, o circuito apresentará na saída um número binário cujo valor será proporcional à tensão de entrada, figura 1.




Figura 1: Conversor AD de 4 bits

Assim como o conversor DA, existe uma precisão, que depende basicamente do número de bits, assim é que se o sinal de entrada variar de 0 a 5V e a saída digital for de 8 bits, existirão 256 combinações para a saída digital onde cada valor corresponderá a uma faixa de valores, no caso  $5V/256=19,53mV$ , significando que se a entrada for menor que esse valor a saída será 00000000, se a entrada estiver entre esse valor e 39mV a saída será igual 00000001, e assim por diante.

Na prática esses circuitos são obtidos a partir de um conversor D/A, juntamente com outros componentes, tais como comparadores circuitos contadores, neste caso consideraremos apenas o CI dedicado para essa finalidade, como por exemplo o CI ADC0804 que é um conversor A/D de 8 bits de aproximação sucessiva, que possui características que possibilitam que o mesmo se comunique com microcontroladores.

As principais características são: compatível com a maioria dos microprocessadores, entradas diferenciais, saída 3 state, compatível com nível lógico TTL e CMOS, pode ter clock interno ou externo, entrada analógica variando de 0 a Vcc, alimentação de 5V.

As principais aplicações são: Interface entre transdutor e microcontrolador, termômetro digital, termostato controlado digitalmente, monitoramento e controle de processos baseado em microcontroladores.

A alimentação do CI ADC0804 é feita com 5V, existindo uma entrada VREF/2 que deverá ser ajustada com uma tensão aproximadamente metade do valor de Vcc, os pinos VIN(+) e VIN (-) são as entradas diferenciais (semelhante a um AO), se VIN(-) estiver aterrado, a entrada do sinal analógico será em VIN(+). As saídas digitais serão obtidas nos pinos DB0 a DB7. Para gerar o clock interno um capacitor de 100nF e um resistor de 10K deverão ser conectados conforme figura 2, esse clock determinará qual a frequência de amostragem do sinal analógico, os demais pinos CS, RD, WR e INTR são usados para facilitar a comunicação quando CI é usado junto com microcontroladores. Para maiores detalhes ver manual do CI.




Figura 2: Conversor AD com CI ADC 0804

#### 4.4. Procedimento Experimental

1. Monte o circuito da figura 2 de acordo com layout da figura 3. Use o resistor e o capacitor programável (Programmable Resistor e Programmable Capacitor) da maleta para os

resistores de 10K e capacitor de 100nF. Os pinos WR e INTR possuem uma chave para o terra que inicia a conversão quando ligada momentaneamente ao terra.




Figura 3: Conversor AD com CI ADC 0804 – ligações na placa 1116

2. Ajustar o potenciômetro de 10K para que a tensão na entrada VREF/2 seja igual a 2.5V.
3. Ligar momentaneamente a chave para o terra, e variar o potenciômetro de 1K lentamente (tensão analógica de entrada), observando os LEDs indicadores nas saídas digitais.
4. Variar o potenciômetro de forma que somente o LED 1 fique aceso. Anote o valor da tensão de entrada correspondente (VIN+), e anote na tabela I. Considere que aceso=1 e apagado=0
5. Repita o procedimento do item 4 para as outras condições da tabela I, isto é, ajuste o potenciômetro de forma que o LED1 fique apagado, LED2 aceso e os outros apagados.

6. Com os dados obtidos da tabela I é possível saber qual a máxima tensão que pode ser aplicada na entrada, se forem considerados os 8 bits de saída? Qual?

R:

| LED4 | LED3 | LED2 | LED1 | VIN + |
|------|------|------|------|-------|
| 0    | 0    | 0    | 0    |       |
| 0    | 0    | 0    | 1    |       |
| 0    | 0    | 1    | 0    |       |
| 0    | 0    | 1    | 1    |       |
| 0    | 1    | 0    | 0    |       |
| 0    | 1    | 0    | 1    |       |
| 0    | 1    | 1    | 0    |       |
| 0    | 1    | 1    | 1    |       |
| 1    | 0    | 0    | 0    |       |
| 1    | 0    | 0    | 1    |       |
| 1    | 0    | 1    | 0    |       |
| 1    | 0    | 1    | 1    |       |
| 1    | 1    | 0    | 0    |       |
| 1    | 1    | 0    | 1    |       |
| 1    | 1    | 1    | 0    |       |
| 1    | 1    | 1    | 1    |       |

## PRATICA Nº 9 - MEMÓRIA SRAM E EEPROM

### 1. Experiência 01: Memórias RAM I

#### 1.1 Objetivos

1. Verificar o funcionamento de uma memória RAM e EEPROM.
2. Escrever dados na memória.
3. Ler dados da memória.

#### 1.2. Material Usado

1 Placa 1114

1 Maleta

Cabos de conexão diversos

#### 1.3. Introdução Teórica

Memórias são circuitos usados para armazenar uma informação digital (0 ou 1). As memórias são classificadas de acordo com a capacidade de manter ou não a informação quando a alimentação é retirada em RAM (Random Access Memory – Memória de Acesso Aleatório) ou ROM (Read Only Memory – Memória de Apenas Leitura).

A memória SRAM (Static Random Access Memory – Memória Estática de Acesso Randômico) possui como elemento básico interno flip-flops para armazenamento de um bit, tendo como característica de perder a informação se a alimentação for desligada ou for feita uma gravação no mesmo endereço.

Um exemplo de memória é a “6462”, que é uma memória com 8Kx8, isto é, tem 8K (8.192) posições podendo armazenar uma palavra de 8 bits (a palavra armazenada é do tipo D7D6D5D4D3D2D1D0) em cada posição. Segue na figura 1 uma parte do manual da mesma.



CYPRESS

PRELIMINARY

CY6264

8K x 8 Static RAM **A**

#### Features

- 55, 70 ns access times **B**
- CMOS for optimum speed/power
- Easy memory expansion with  $\overline{CE}_1$ ,  $CE_2$ , and  $\overline{OE}$  features
- TTL-compatible inputs and outputs **C**
- Automatic power-down when deselected

#### Functional Description

The CY6264 is a high-performance CMOS static RAM organized as 8192 words by 8 bits. Easy memory expansion is provided by an active LOW chip enable ( $\overline{CE}_1$ ), an active HIGH chip enable ( $CE_2$ ), and active LOW output enable ( $\overline{OE}$ ) and three-state drivers. Both devices have an automatic power-down feature ( $\overline{CE}_1$ ), reducing the power consumption by

over 70% when deselected. The CY6264 is packaged in a 450-mil (300-mil body) SOIC.

An active LOW write enable signal ( $\overline{WE}$ ) controls the writing/reading operation of the memory. When  $\overline{CE}_1$  and  $\overline{WE}$  inputs are both LOW and  $CE_2$  is HIGH, data on the eight data input/output pins ( $I/O_0$  through  $I/O_7$ ) is written into the memory location addressed by the address present on the address pins ( $A_0$  through  $A_{12}$ ). Reading the device is accomplished by selecting the device and enabling the outputs,  $\overline{CE}_1$  and  $\overline{OE}$  active LOW,  $CE_2$  active HIGH, while  $\overline{WE}$  remains inactive or HIGH. Under these conditions, the contents of the location addressed by the information on address pins is present on the eight data input/output pins.

The input/output pins remain in a high-impedance state unless the chip is selected, outputs are enabled, and write enable ( $\overline{WE}$ ) is HIGH. A die coat is used to insure alpha immunity.

Figura 1: Memória SRAM 6264

- A: 8K x 8 Static RAM: significa que esta memória é uma SRAM, com capacidade de 8192 campos para armazenar dados, sendo cada um dos campos constituídos de 8 bits, ou seja, podemos utilizar até 8192 endereços com até 8 bits cada;
- B: tempo que a memória demora para acessar diretamente um dos endereços estipulados;
- C: esta memória é compatível com circuitos que trabalham com tecnologia TTL, ou seja, sua alimentação deve ser de +5V.

A figura 2 mostra um diagrama interno da memória 6264.




Figura 2: Diagrama interno e pinagem da memória 6264

Em relação à pinagem temos:

- Vcc e GND: positivo e negativo da alimentação, respectivamente;
- A0 a A12: Entradas de endereçamento (Adress), são os bits que selecionam qual endereço da memória que queremos acessar. Repare que são 13 bits que realizam essa tarefa.
- I/O: Entrada e saída de dados armazenados na memória, nos mesmos terminais que os dados são inseridos, também são coletados, dependendo apenas dos pinos de controle;
- CE1: “Chip Enable”, a memória só estará ativa quando este terminal (pino 20) estiver em nível lógico “0” e o terminal CE2 (pino 26) estiver em nível lógico “1”. Qualquer alteração destas, o circuito integrado estará desativado, seu consumo será menor, porém os dados ainda permanecem armazenados. É usado quando existe um banco(conjunto de chips) de memória e se deseja selecionar apenas um dos CIs.
- OE: Habilitar saída (Output Enable), as saídas “I/O” só estarão habilitadas se esse controle estiver em nível lógico “0”. Caso o contrário todas as saídas estarão em alta impedância, é uma forma de permitir que várias saídas, CIs diferentes possam compartilhar o mesmo barramento.
- WE: Habilitar escrita (Write Enable), com esse terminal em nível lógico 0 a memória receberá dados para serem escritos nela, caso contrário a mesma estará no modo de leitura de dados. Mais adiante veremos a sequência correta de memorização, onde este terminal é um dos principais para a retenção dos dados;
- NC: simplesmente “não conectado internamente”, este é um terminal “morto” para qualquer situação eletrônica, está apenas para completar a simetria do chip.
- Obs: quando uma entrada apresenta uma barra acima significa que ela é ativa em zero, então no caso das entradas CE1, WE e OE aparece a barra para indicar essa condição.

A figura 3 mostra uma parte de um manual (Data sheet) com as especificações limites.

## Maximum Ratings

(Above which the useful life may be impaired. For user guidelines, not tested.)

Storage Temperature ..... -65°C to +150°C

Ambient Temperature with Power Applied ..... -55°C to +125°C

Supply Voltage to Ground Potential ..... -0.5V to +7.0V

DC Voltage Applied to Outputs in High Z State<sup>[1]</sup> ..... -0.5V to +7.0V

DC Input Voltage<sup>[1]</sup> ..... -0.5V to +7.0V

**B** Output Current into Outputs (LOW) ..... 20 mA

Static Discharge Voltage ..... >2001V (per MIL-STD-883, Method 3015)

Latch-Up Current ..... >200 mA

## Operating Range

| Range      | Ambient Temperature | V <sub>CC</sub> |
|------------|---------------------|-----------------|
| Commercial | 0°C to +70°C        | 5V ± 10%        |

## Electrical Characteristics Over the Operating Range

| Parameter             | Description                                 | Test Conditions                                          | 6264-55 |                 | 6264-70 |                 | Unit |
|-----------------------|---------------------------------------------|----------------------------------------------------------|---------|-----------------|---------|-----------------|------|
|                       |                                             |                                                          | Min.    | Max.            | Min.    | Max.            |      |
| V <sub>OH</sub>       | Output HIGH Voltage                         | V <sub>CC</sub> = Min., I <sub>OH</sub> = -4.0 mA        | 2.4     |                 | 2.4     |                 | V    |
| V <sub>OL</sub>       | Output LOW Voltage                          | V <sub>CC</sub> = Min., I <sub>OL</sub> = 8.0 mA         |         | 0.4             |         | 0.4             | V    |
| V <sub>IH</sub>       | Input HIGH Voltage                          |                                                          | 2.2     | V <sub>CC</sub> | 2.2     | V <sub>CC</sub> | V    |
| V <sub>IL</sub>       | Input LOW Voltage <sup>[1]</sup>            |                                                          | -0.5    | 0.8             | -0.5    | 0.8             | V    |
| I <sub>IX</sub>       | Input Load Current                          | GND ≤ V <sub>I</sub> ≤ V <sub>CC</sub>                   | -5      | +5              | -5      | +5              | μA   |
| I <sub>OZ</sub>       | Output Leakage Current                      | GND ≤ V <sub>I</sub> ≤ V <sub>CC</sub> , Output Disabled | -5      | +5              | -5      | +5              | μA   |
| I <sub>OS</sub>       | Output Short Circuit Current <sup>[2]</sup> | V <sub>CC</sub> = Max., V <sub>OUT</sub> = GND           |         | -300            |         | -300            | mA   |
| <b>I<sub>CC</sub></b> | V <sub>CC</sub> Operating Supply Current    | V <sub>CC</sub> = Max., I <sub>OUT</sub> = 0 mA          |         | 100             |         | 100             | mA   |

Figura 3: Limites máximos

- A=> tensão de alimentação: em hipótese alguma ultrapassar 7V. Lembre-se que a tecnologia TTL trabalha com tensão entre 4,75V e 5,25V;
- B=> máxima corrente que cada saída suporta: 20mA;
- C=> corrente máxima consumida quando a memória está em atividade: 100mA.

A seguir alguns exemplos de como escrever e ler dados na memória. Um bloco representativo da condição de escrita na memória no endereço 0000000000100 (quinta posição) o dado 0000101 (número 5 em binário). Observar os valores de CE1, CE2, WE e OE para a condição de escrita.

Reparar que a informação que estava na posição 5 (endereço 0000000000100) se perderá ficando o dado atualizado, 00000101. Para ler o dado, de um determinado endereço, por exemplo vamos ler o dado armazenado na posição 5 (endereço 0000000000100) você deve colocar pino WE em 1 (leitura). Observe que ler um dado não altera o conteúdo da posição. Observar os valores de CE1, CE2, WE e OE para a condição de leitura.




Figura 5: lendo um dado da memória

### 1.3.1. MEMÓRIA EEPROM (ELECTRICALLY ERASABLE PROGRAMMABLE READ ONLY MEMORY)

Outro tipo de memória, em relação à manutenção dos dados gravados, é a EEPROM (Electrical Erasable Programmable Read Only Memory – Memória de Apenas Leitura Programável Eletricamente) que é caracterizada por manter os dados mesmo que a alimentação seja retirada.


A memória utilizada nas experiências será da série 24Cxx, uma memória SERIAL.

SERIAL significa que não teremos mais uma conexão I/O para cada bit e nem os terminais de address; os dados agora serão inseridos em um único terminal denominado SDI (Serial Data Input). O endereçamento address não será mais realizado em busca direta porque não existem os terminais A0-Ax, o endereço agora será sequencial. Por exemplo, vamos


supor que queremos coletar os dados que estão no endereço 80 (HEX): vamos ter que inserir o clock (terminal SCL) até que seja alcançada a posição 80 para depois coletarmos o dado. Vale ressaltar que a alimentação é em nível TTL (5V). A figura 6 mostra a pinagem da memória 24C16

### Diagrama de Conexão

Dual-In-Line Package (N) e SO Package (M8)



TSSOP Package (MT8)



### Pinagem

| Vss | Terra            |
|-----|------------------|
| SDA | E/S de dados     |
| SCL | Entrada do clock |
| NC  | Sem conexão      |
| Vcc | Alimentação      |

Figura 6: pinagem da memória 24C16

Obs: Antes de dar início ao procedimento experimental, veja a tabela a seguir, que indica a relação correspondente entre as indicações da placa e do manual:

|                         |               |                        |
|-------------------------|---------------|------------------------|
| $\overline{\text{CE1}}$ | corresponde a | $\overline{\text{E1}}$ |
| $\overline{\text{CE2}}$ | corresponde a | $\overline{\text{E2}}$ |
| $\overline{\text{WE}}$  | corresponde a | $\overline{\text{W}}$  |
| $\overline{\text{OE}}$  | corresponde a | $\overline{\text{G}}$  |
| I/Ox                    | corresponde a | DOx                    |

## 1.4. Procedimento Experimental

1. Não ligue a maleta antes de efetuar todas as ligações.
2. A figura 6 mostra como ligar a memória 6264 para escrever um dado em uma determinada posição de memória. Ligue primeiramente as entradas de controle e depois as entradas de dados e endereço. Observe que das 8 linhas de dados serão usadas as 4 primeiras (I/O0, I/O1, I/O2, I/O3, as outras são colocadas em zero). As linhas de endereçamento são usadas apenas 4 (A0, A1, A2, A3) as outras estão aterradas. As chaves são lógicas, na parte superior da maleta. Não efetue as conexões com a maleta ligada.




Figura 6: Escrevendo um dado na memória 6264

1. Para cada uma dos endereços da tabela I entre com o dado correspondente.

| WE= 0 (escrita) |    |    |    |    |    |    |    |
|-----------------|----|----|----|----|----|----|----|
| A3              | A2 | A1 | A0 | I3 | I2 | I1 | I0 |
| 0               | 0  | 0  | 0  | 0  | 0  | 0  | 1  |
| 0               | 0  | 0  | 1  | 0  | 0  | 1  | 0  |
| 0               | 0  | 1  | 0  | 0  | 1  | 0  | 0  |
| 0               | 0  | 1  | 1  | 1  | 0  | 0  | 0  |

Tabela I: Gravação de dados na memória

4. Ligue a maleta. Você irá programar a memória SRAM a partir deste ponto. Comece com o endereço “0000” na primeira linha da tabela I e com o dado “0001”. Não esqueça de deixar a chave de Escrita/Leitura (pino 27) em “1”. Volte a chave para “0”, mude o endereço e o dado. Repita o procedimento para as outras posições da tabela I

5. Não desligue a maleta pois perderá os dados gravados.

6. Faça as conexões indicadas na figura 7, preparando o circuito para a leitura dos dados na memória. Mantenha todos as entradas de controle com o mesmo nível lógico à exceção da entrada Escrita/Leitura (pino 27) que agora deve ser colocada em “1”. Observe que a visualização da informação será feita utilizando LEDs.




Figura 7: Lendo um dado na memória 6264

7. Para cada um dos endereços da tabela II leia o dado armazenado previamente no item 4. Para “ver” o dado armazenado use os LEDs (LEVEL DETECTOR) visualizando a condição do LED correspondente e anotando na tabela II. Escreva “Aceso” ou “Apagado” para representar as condições de nível “1” ou “0” respectivamente. Compare com o dado previamente gravado.

| WE = 1 (leitura) |    |    |    |       |       |       |      |
|------------------|----|----|----|-------|-------|-------|------|
| A3               | A2 | A1 | A0 | LED12 | LED11 | LED10 | LED9 |
| 0                | 0  | 0  | 0  |       |       |       |      |
| 0                | 0  | 0  | 1  |       |       |       |      |
| 0                | 0  | 1  | 0  |       |       |       |      |
| 0                | 0  | 1  | 1  |       |       |       |      |

Tabela II: Leitura de dados na memória

8. A partir deste ponto será realizado o processo de leitura dos dados gravados. Na

memória SRAM. Mude a chave de seleção de Escrita/leitura para “1”, isto é, agora os dados escritos serão LIDOS.

9. Vá alterando as chaves de endereço (A3A2A1A0) na mesma ordem em que foi feita a programação, e vá verificando pelos LEDs se os dados exibidos correspondem a mesma ordem dos dados gravados.

10. A ordem apresentada foi a mesma?

R:

11. Qual o nome dado ao processo de busca dos dados gravados?

R:

## 2. Experiência 02: Memórias RAM II

### 2.1 Objetivos

1. Escrever e ler dados na memória usando um contador e display de sete segmentos.

### 2.2. Material Usado

1 Placa 1114

1 Maleta

Cabos de conexão diversos

### 2.3. Introdução Teórica

Os procedimentos desta experiência serão muito parecidos com as da experiência anterior, porém agora nosso endereçamento virá de um contador com clock manual ou automático, o 74190.

O 74190 é um contador é um contador síncrono em BCD que permite contagem crescente/decrescente (UP/Down) e permite que o início da contagem possa ser imposto através das entradas DCBA quando  $\overline{LOAD} = 0$ . A figura 8 mostra a pinagem e tabela funcional.



Figura 8: ( a ) Encapsulamento DIP ( b ) Tabela funcional

Se as entradas DCBA forem ligadas em nível baixo a contagem será efetuada de 0 a 9.

## 2.4. Procedimento Experimental

1. Inicialmente permaneça com a maleta desligada.
2. Posicione as entradas de controle conforme a tabela III a seguir.
3. Inicialmente será feita a escrita da mesma forma que foi feita na experiência 1. Entre com os dados de acordo com a tabela III.

| WE = 0 (escrita) CE1 = 0 e CE2=1 |    |    |    |    |    |    |    |
|----------------------------------|----|----|----|----|----|----|----|
| A3                               | A2 | A1 | A0 | I3 | I2 | I1 | I0 |
| 0                                | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0                                | 0  | 0  | 1  | 0  | 0  | 0  | 1  |
| 0                                | 0  | 1  | 0  | 0  | 0  | 1  | 0  |
| 0                                | 0  | 1  | 1  | 0  | 0  | 1  | 1  |
| 0                                | 1  | 0  | 0  | 0  | 1  | 0  | 0  |
| 0                                | 1  | 0  | 1  | 0  | 1  | 0  | 1  |
| 0                                | 1  | 1  | 0  | 0  | 1  | 1  | 0  |
| 0                                | 1  | 1  | 1  | 0  | 1  | 1  | 1  |
| 1                                | 0  | 0  | 0  | 1  | 0  | 0  | 0  |
| 1                                | 0  | 0  | 1  | 1  | 0  | 0  | 1  |

Tabela III: Gravação de dados na memória




Figura 9: Escrevendo na memória

Após ter escrito, substitua a entrada manual de endereçamento pelas saídas  $Q_D Q_C Q_B Q_A$  do contador 74190, conforme figura 10. Ligue as saídas de endereçamento e dados nos display, desta forma o endereço e o dado de 4 bits poderá ser lido e decodificado.

OBS: caso o numero de cabos seja excessivo, opte por ver somente o dado, portanto não ligue no display as entradas de endereçamento.




Figura 10: Mudando endereço com contador – mostrando dado da memória em display

5. Altere os dados da memória de acordo com a tabela IV e para isso coloque a entrada WE = 0 (aterrada portanto) e depois leia o dado como já exposto.

| WE = 0 (escrita) CE1 = 0 e CE2 = 1 |    |    |    |    |    |    |    |
|------------------------------------|----|----|----|----|----|----|----|
| A3                                 | A2 | A1 | A0 | I3 | I2 | I1 | I0 |
| 0                                  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0                                  | 0  | 0  | 1  | 0  | 0  | 0  | 1  |
| 0                                  | 0  | 1  | 0  | 0  | 0  | 1  | 0  |
| 0                                  | 0  | 1  | 1  | 0  | 0  | 1  | 1  |
| 0                                  | 1  | 0  | 0  | 0  | 1  | 0  | 0  |
| 0                                  | 1  | 0  | 1  | 0  | 1  | 0  | 1  |
| 0                                  | 1  | 1  | 0  | 0  | 1  | 1  | 0  |
| 0                                  | 1  | 1  | 1  | 0  | 1  | 1  | 1  |
| 1                                  | 0  | 0  | 0  | 1  | 0  | 0  | 0  |
| 1                                  | 0  | 0  | 1  | 1  | 0  | 0  | 1  |

Tabela IV: Gravação de dados na memória

6. Escreva as suas conclusões baseado nas suas observações.

### **3. Experiência 03: Memórias EEPROM Serial – IC PROG**

#### **3.1. Objetivos**

1. Aprender a escrever e ler dados em uma memória EEPROM usando o programa IC PROG

#### **3.2. Material Usado**

- 1 Placa 1114
- 1 Maleta
- 1 PC com saída serial e com cabo DB9
- Cabos de conexão diverso


#### **3.3. Introdução Teórica**

Nesta experiência você aprenderá como programar uma memória EEPROM usando o programa IC PROG.


#### **3.4. Procedimento Experimental**

1. Uma programação de memória EEPROM com o IC PROG é muito simples e objetivo. Primeiro conecte o cabo na porta serial do computador (DB9) e logo após faça a conexão com a placa M1114. Alimente o “VCC” da memória com 5V e com GND no “VSS”. O restante dos terminais já estão interligados. Pode-se ligar a maleta.
2. Abra o programa IC PROG, aparecerá a tela da figura 11.







Nota: se você clicar 2 vezes em cada endereço abrirá uma janela, portanto pode-se também programar usando código decimal ou ainda o valor equivalente ao ASCII:




5. Selecione COMANDO >> PROGRAMAR TUDO, ou simplesmente aperte F5 para iniciar o processo de gravação. O programa IC PROG realizará toda a sequência de programação serial corretamente:



6. Deverá ocorrer a seguinte ordem:






7. Você acabou de realizar a programação da EEPROM 24C16. Para podermos realmente verificar o efeito da memória EEPROM, desligue a maleta, feche o programa IC PROG e desconecte o cabo serial da placa M1114. Foi retirado qualquer tipo de comunicação e alimentação entre a memória e qualquer outra interface.

Para fazer a leitura dos dados na memória, siga os seguintes passos:

8. Reconecte o cabo serial na placa e ligue a maleta. Abra novamente o programa.

9. Novamente selecione a memória em que será realizada a leitura (em nosso caso, 24C02).

10. Clique em COMANDO >> LER TUDO, ou simplesmente aperte F8 para realizar o processo de leitura dos dados da memória.



11. Verifique agora os dados apresentados na tela.

12. Os dados apresentados são os mesmos que você colocou em cada endereço? R:

13. Realize todos os procedimentos anteriores com outros dados a sua escolha, até o endereço que desejar, assim terá oportunidade de verificar com mais calma o funcionamento da memória.

14. Quais suas conclusões sobre memória EEPROM serial? R:

15. Desligue a maleta, feche o programa e retire as conexões.